我的賬戶
中國電子DIY

科技成就未來

親愛的游客,歡迎!

已有賬號,請

如尚未注冊?

足球即时赔率足球直插: PCIE XDMA IP核介紹

[復制鏈接]
152 0
goodbey155 發表于 2019-12-25 19:15:58 | 只看該作者 |只看大圖 |閱讀模式 打印 上一主題 下一主題
本帖最后由 goodbey155 于 2019-12-25 19:15 編輯

PCIE XDMA IP核介紹
本文為明德揚原創文章,轉載請注明出處!

一.PCIE的發送和接收數據

本工程的目的是在XC7K325tffg的平臺上實現pcie的數據發送和接收,速率8通道2.5GB/s。

首先看下本工程的PCIE部分的結構:
架構
各個??櫚淖饔?/font>


PCIE部分結構圖

這是PCIE IP核,主要用來發送數據,發送引擎主要負責將待發送數據按照PCIE協議組織成不同類型的TLP數據包,并發送給PCIE IP核;發送DMA控制??櫓饕涸鳶袲DR3中讀取的數據轉換成TLP格式,并傳送給發送引擎;接收引擎用于從PCIE IP核接收不同類型的TLP數據,接收DMA控制??橛糜謔迪執媧⑵鞫燎肭蟀姆⑺土髁靠刂萍敖郵帳菸豢淼淖?;DMA狀態控制寄存器??櫓饕美唇馕隼醋訮C對??檳誆考拇嫫韉拿詈團渲?,并通知發送引擎???、接收引擎??榧捌淥?樽鞒魷嚶χ蔥?。

圖表 1

圖表一中,左圖Rd_fifo是數據寫入緩存???/strong>,右圖是讀出緩存數據???/strong>。

Fifo:先入先出隊列。數字電路設計中所說的fifo實際是指fifo存儲器,主要用于數據緩存和異步處理,fifo存儲器緩存數據也遵循先入先出的原則。Fifo本質是一個RAM,它與普通存儲器的區別是沒有外部讀寫地址線,這樣使用起來非常簡單,但缺點就是只能順序寫入數據,順序的讀寫數據。

信號列表
名稱
方向
位寬
說明
FIFO_read_1_empty
o
1
讀fifo的空信號指示
1:讀fifo里面沒有數據
0:讀fifo里面有數據
FIFO_READ_1_rd_data
o
128
讀fifo數據的輸出
FIFO_READ_1_rd_en
i
1
讀fifo的使能
1:讀出讀fifo里面的數據
0:不讀數據
adc_en_1
o
1
接收到的寄存器使能
1:寄存器0x0收到數據為0x01
0:寄存器0x0收到數據為0x00
Axi_aclk_1
o
1
PCIE 對外提供的用戶時鐘
axi_aresetn_1
o
1
Pcie對外提供的復位
din_1
i
128
用戶側想要發送的數據接口
Lnk_up_led
o
1
Pcie連接指示信號
Pci_express_x8_rxn
i
8
Pcie的接收管腳n端
Pci_express_x8_rxp
i
8
Pcie的接收管腳p端
Pci_express_x8_txn
o
8
Pcie的發送端n端
Pci_express_x8_txp
o
8
Pcie的發送端p端
pcie_diff_dock_clk_n
i
1
Pcie時鐘信號n端
Pcie_diff_dock_clk_p
i
1
Pcie時鐘信號p端
Pcie_perstn
i
1
Pcie得復位管腳
Prog_full_1
o
1
寫fifo的滿信號
wr_en_1
i
1
寫fifo的寫使能

以上就是pcie xdma ip核介紹,

收藏
收藏0
分享
分享
支持
支持0
反對
反對0
您需要登錄后才可以回帖 登錄 | 注冊

本版積分規則

關注我們
中國電子DIY官方微信

客服電話:000-000-0000

客服郵箱:[email protected]

周一至周五 9:00-18:00

公司地址:深圳市南山區美麗灣大廈B座

Powered by Discuz! X3.4@ 2001-2013 Comsenz Inc.

{ganrao}